Verilog HDL 基础语法(上)

因渲染的问题,本次不对 nucode 做 md 适配,全文教程请移步 Herbert 部落格

写在前面的

本博客是对于自己接触基于 Verilog 硬件开发学习的基础语法学习笔记!接触 Verilog 之前一定要有《数字电子技术》的基础!

Verilog HDL 是一门硬件描述性语言,可以类似于软件开发一样去做硬件开发。符合“顶层设计”,与传统的搭电路是不一样的,学习过 C 之类的会更容易。

对于基础概念和简介在此跳过了!!Verilog 大小写敏感!

关于寄存器、锁存器、触发器可以参考 锁存器与寄存器的区别